(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-200447

(43)公開日 平成10年(1998)7月31日

(51) Int.Cl. ⁶	酸別記号	FΙ		
H 0 4 B	1/707	H04J	13/00	D
	7/26	H04B	7/26	N
H 0 4 Q	7/38			109N

審査請求 未請求 請求項の数4 FD (全 15 頁)


(21)出願番号	特願平9-11960	(71)出願人 390010515
		株式会社鷹山
(22)出願日	平成9年(1997)1月7日	東京都世田谷区北沢3-5-18 鷹山ピル
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~		(72)発明者 寿 国梁
		東京都世田谷区北沢3-5-18 鷹山ビル
		株式会社鷹山内
		(72)発明者 周 長明
		東京都世田谷区北沢3-5-18 鷹山ビル
		株式会社鷹山内
		(72)発明者 周 旭平
		東京都世田谷区北沢3-5-18 鷹山ピル
		株式会社鷹山内
		(74)代理人 弁理士 高橋 英生
		(19)19全人 月至工 岡禰 天王
		1

# (54) 【発明の名称】 DS-CDMA基地局間非同期セルラ方式における初期同期方法および受信機

# (57)【要約】

【課題】 高速でセルサーチを行うことのできるDS-CDMA基地局間非同期セルラ方式における初期同期方法および受信機を提供する。

【解決手段】 ベースバンド受信信号は、マッチドフィルタ1に入力され、拡散符号生成部2からの拡散符号と相関がとられる。信号電力計算部3は、マッチドフィルタ1の相関値出力の電力を計算し、ロングコード同期タイミング判定部4、しきい値計算部5、ロングコード同度部6に出力する。拡散符号生成部2は、初期セルサーチ時において、各基地局の制御チャネルに共通のショートコード#0を出力する。ロングコード同期タイミングが判定された後は、各基地局に固有のロングコード#iとショートコード#0との合成コードである拡散符号系列の一部であるNチップの各切片を、順次取り替えながら出力する。



## 【特許請求の範囲】

【請求項1】 各セルに固有のロングコードと各通信チ ャネルに対応したショートコードとからなり、制御チャ ネルに前記各セルに共通の特定のショートコードが割り 当てられた拡散符号系列を用いるDS-CDMA基地局 間非同期セルラ方式における初期同期方法であって、前 記特定のショートコードと受信信号との相関に基づいて 当該基地局からのロングコード同期タイミングを判定 し、前記各セルに固有のロングコードと前記特定のショ ートコードとからなる各合成コードの切片であって、切 り取られる区間を各合成コードごとに前記切片のチップ 数よりも少ない所定チップ数ずつずらせた各切片と前記 受信信号との相関をマッチドフィルタを用いて検出し、 前記相関出力信号の電力の大きさに基づいて当該基地局 からのロングコードを同定するものであり、前記各切片 と前記受信信号との相関は、前記ロングコード同期タイ ミングに基づいて検出を開始し、前記受信信号が前記所 定チップ数だけ前記マッチドフィルタに新たに入力され るごとに前記各切片を順次取り替えて検出するものであ ることを特徴とするDS-СDMA基地局間非同期セル ラ方式における初期同期方法。

【請求項2】 各セルに固有のロングコードと各通信チ ャネルに対応したショートコードとからなり、制御チャ ネルに前記各セルに共通の特定のショートコードが割り 当てられた拡散符号系列を用いるDS-CDMA基地局 間非同期セルラ方式用受信機であって、前記各セルに固 有のロングコードと前記特定のショートコードとからな る各合成コードの切片であって、切り取られる区間を各 合成コードごとに前記切片のチップ数よりも少ない所定 チップずつずらせた各切片を出力する拡散符号生成手段 と、該拡散符号生成手段の出力と受信信号との相関をと るマッチドフィルタと、前記特定のショートコードと前 記受信信号との相関に基づいて当該基地局からのロング コード同期タイミングを判定するロングコード同期タイ ミング判定手段と、前記ロングコード同期タイミングに 基づいて、前記拡散符号生成手段から前記各切片の1つ を前記マッチドフィルタにロードさせ、その後、前記受 信信号が前記所定チップ数だけ前記マッチドフィルタに 新たに入力されるごとに前記各切片を順次取り替えてロ ードさせるとともに、前記マッチドフィルタの出力信号 の電力の大きさに基づいて当該基地局からのロングコー ドを同定するロングコード同定手段を有することを特徴 とするDS-CDMA基地局間非同期セルラ方式用受信 機。

【請求項3】 前記拡散符号生成手段は、さらに前記特定のショートコードを出力するものであり、前記ロングコード同期タイミング判定手段は、前記拡散符号生成手段から前記特定のショートコードを前記マッチドフィルタにロードさせるとともに、前記マッチドフィルタの出力信号の電力の大きさに基づいて当該基地局からのロン

グコード同期タイミングを判定するものであることを特 徴とする請求項2に記載のDS-CDMA基地局間非同

做とする請求項2に記載のDS-CDMA基地局間非同期セルラ方式用受信機。 【請求項4】 前記マッチドフィルタは、複数のサンプルホールド回路と、前記各サンプルホールド回路の出力

ルホールド回路と、前記各サンプルホールド回路の出力を前記拡散符号系生成段の出力の対応するビットの値に応じて第1あるいは第2の出力端子に出力する複数の乗算部と、前記各乗算部の第1の出力端子の出力を加算する第1のアナログ加算回路と、前記各乗算部の第2の出力端子の出力を加算する第2のアナログ加算回路と、前記第1のアナログ加算回路の出力と前記第2のアナログ加算回路を有することを特徴とする請求項2または3に記載のDS-CDMA基地局間非同期セルラ方式用受信機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、DS-CDMA (Direct Sequence-Code Division Mutiple Access) 基地局間 20 非同期セルラ方式における初期同期方法およびそのため の受信機に関するものである。

[0002]

【従来の技術】近年の陸上移動通信の発展に伴い、チャネル容量を大幅に増加することが可能な直接拡散(DS)型のスペクトラム拡散(SS)を用いた符号分割多元接続(CDMA)方式のCDMAセルラ方式が注目されている。一般に、CDMA方式においては他局との相互干渉があるため、他の多元接続方式(FDMA, TDMA)に比べて周波数利用効率が劣化する。しかし、セルラ方式においては、空間的な周波数再利用効率(同一周波数のセル繰り返し率)が総合的な周波数利用効率に寄与するため干渉に強く、セル繰り返し率の高いCDMAセルラ方式は、将来の有力な方式である。

【0003】一般にセルラシステムにおいては、移動機が接続するセルを最初に捕捉する初期セルサーチ、ハンドオーバ時に周辺のセルをサーチする周辺セルサーチ、との2種類のセルサーチが必要となる。特にDS-CDMAセルラシステムにおいては、各セルが同一の周波数を用いているため、セルサーチと同時に受信信号の拡散40符号と受信機において生成する拡散符号レプリカとのタイミング誤差を1/2チップ周期以内に捕捉する初期同期を行うことが必要である。

【0004】このようなDS-CDMAセルラシステムは、全基地局間の時間同期を厳密に行う基地局間同期システムと、これを行なわない基地局間非同期システムとの2つの方式に分類される。基地局間同期システムは、GPS(Global Positioning System)などの他のシステムを利用して基地局間同期を実現するもので、各基地局では同一のロングコードを各基地局毎に異なる遅延を与えて使用するため、初期セ

ルサーチはロングコードのタイミング同期を行うのみで よい。また、ハンドオーバ時の周辺セルサーチは、移動 機にはそれが属する基地局から周辺基地局のコード遅延 情報を通知されるため、より高速に行うことができる。

【0005】これに対し、基地局間非同期システムで は、基地局を識別するために各基地局で用いる拡散符号 を変えている。移動機は、初期セルサーチにおいて拡散 符号を同定することが必要となる。また、ハンドオーバ 時の周辺セルサーチでは、移動機が属する基地局から周 辺基地局で使用している拡散符号の情報を得ることによ り、同定する拡散符号の数を限定することが可能とな る。しかし、いずれの場合でも、前記基地局間同期シス テムの場合と比較するとサーチ時間が大きくなり、拡散 符号にロングコードを使用する場合にはセルサーチに要 する時間は膨大なものとなる。しかしながら、この基地 局間非同期システムは、GPS等の他のシステムを必要 としないというメリットがある。

【0006】このような基地局間非同期システムの問題 を解決し、初期同期を高速に行うことができるセルサー 幸、「DS-CDMA基地局間非同期セルラ方式におけ るロングコードの2段階高速初期同期法」信学技報、C S-96-19, RCS 96-12 (1996-0 5))。この初期同期法は、各セルに固有のロングコー ドと各通信チャネルに対応したショートコードとからな る拡散符号系列を用いて、データをロングコードとショ ートコードにより2重に拡散するものにおいて、制御チ ャネルに対し、前記各セルに共通の特定のショートコー ドを割り当てて2段階で初期同期を行うものである。

【0007】具体的には、基地局送信の制御チャネルに ついては、特定のショートコードを各セル共通のものと するとともにロングコード拡散をマスクする。移動機側 では、最初に、第1ステージとして、マッチドフィルタ を用いて前記共通ショートコードで逆拡散してロングコ ードのタイミングを検出し、次に、第2ステージとし て、相関器を用いて各セルに固有のロングコードと前記 共通ショートコードとからなる拡散符号系列を用いて各 セル固有のロングコードの同定を行うものである。

【0008】図9は、セルの構成図である。図中、61 は移動機である。各セル#1~#n内にはそれぞれ基地 局BS1、BS2、・・・BSnが設けられており、各 基地局は、それぞれ異なるロングコード#1、#2、・ ·・, #nと各チャネルを識別するためのショートコー ド#0~#sとを用いて2重に拡散したシンボルを用い て移動機61に信号を送る。ここで、前記ショートコー ド#0~#sは、各セルにおいて共通であり、また、各 セルとも制御チャネルには共通のショートコード#0が 割り当てられている。

【0009】図10は、従来の2段階高速初期同期法を 説明するためのタイミング図であり、移動機における制

御チャネルの受信信号の一例を示している。各基地局か ら送信された制御チャネルの受信信号(BSk-2, B Sk-1, BSkからの受信信号のみを図示している) は、1ロングコード周期で、ショートコード#0のみで 拡散されたシンボル (図中斜線部分) を有している。こ のショートコード#0は、各基地局共通に割り当てられ たもので、一定周期でロングコード拡散を行なわないよ うにすることにより実現されている。また、制御チャネ ルのその他のシンボル位置は、各基地局毎に異なるロン 10 グコード#iと上述したショートコード#0とにより2 重に拡散されている。このように、BSk-2~BSk などの各基地局から送信された制御チャネルは、非同期 に多重化されて移動機で受信される。

【0010】第1ステージにおいて、移動機は、マッチ ドフィルタを用いて、ベースバンド受信信号とショート コード#0との相関をとる。各基地局の制御チャネルの ショートコード#0による拡散シンボルの受信タイミン グに対応する位置に、それぞれ相関のピークが検出され る。ロングコードのR周期の期間にわたって、これらの チ方式が提案されている(樋口健一、佐和橋衛、安達文 20 ピーク電力を平均してから最大の平均ピーク電力に対応 するタイミングを検出する。検出したタイミング、図示 のコードタイミングTを、移動局が位置するセルの基地 局から送信された制御チャネルのロングコード同期タイ ミングであると決定する。

> 【0011】次に、第2ステージにおいて、移動機は、 上述した基地局、図10に示した例ではBSk(図9に 示した例では基地局BS1)を識別するために、ロング コードタイミングTを検出した制御チャネルを拡散して いるロングコード#kの同定を行う。このために、初期 セルサーチにおいては、システムで定められているロン グコード群#1~#nの中から順次ロングコード#kを 選択し、この選択したロングコード#k+ショートコー ド#0の合成コードのレプリカ符号を生成して、第1ス テージで得られたロングコード同期タイミングに対して 相関器を用いて相関検出を行う。

【0012】相関検出値がしきい値を超えるまでロング コード#iを取り替えて相関検出を行ない、閾値を超え たロングコード#kを受信制御チャネルのロングコード であると判定してセルサーチを終了する。これにより、 40 当該基地局を識別することができる。

【0013】また、ハンドオーバ時の周辺セルサーチに おいては、現在接続している基地局から通知された周辺 セルのロングコード群から、同様に、順次ロングコード # i +ショートコード#0の合成コードのレプリカ符号 を生成し、ロングコード同期タイミングに対して相関検 出を行う。

【0014】以上のように、ロングコードのタイミング 同期とロングコードの同定とを分離することによりセル サーチを高速に行うことができる。通常の基地局間非同 期セルラシステムにおいては、セルサーチを行うのに

(拡散符号の数×拡散符号の位相数)回程度の相関検出を行うことが必要であるのに対し、この提案されている方法によれば、(拡散符号の数+拡散符号の位相数)回程度の相関検出で済むこととなる。したがって、通常の基地局間非同期セルラシステムと比較すれば、セルサーチを高速に実行することができる。しかし、相関器を用いて相関検出を行うと、毎回の相関検出に要する時間が依然として長いという問題があり、より高速に初期同期をとることが望まれている。

#### [0015]

【発明が解決しようとする課題】本発明は、より高速に セルサーチを行うことのできるDS-CDMA基地局間 非同期セルラ方式における初期同期方法および受信機を 提供することを目的とするものである。

## [0016]

【課題を解決するための手段】上記目的を達成するため に、請求項1に記載の発明においては、各セルに固有の ロングコードと各通信チャネルに対応したショートコー ドとからなり、制御チャネルに前記各セルに共通の特定 のショートコードが割り当てられた拡散符号系列を用い 20 るDS-CDMA基地局間非同期セルラ方式における初 期同期方法であって、前記特定のショートコードと受信 信号との相関に基づいて当該基地局からのロングコード 同期タイミングを判定し、前記各セルに固有のロングコ ードと前記特定のショートコードとからなる各合成コー ドの切片であって、切り取られる区間を各合成コードご とに前記切片のチップ数よりも少ない所定チップ数ずつ ずらせた各切片と前記受信信号との相関をマッチドフィ ルタを用いて検出し、前記相関出力の電力の大きさに基 づいて当該基地局からのロングコードを同定するもので あり、前記各切片と前記受信信号との相関は、前記ロン グコード同期タイミングに基づいて検出を開始し、前記 受信信号が前記所定チップ数だけ前記マッチドフィルタ に新たに入力されるごとに前記各切片を順次取り替えて 検出するものである。

【0017】したがって、マッチドフィルタには、1つの合成コードの切片との相関処理が終了した時点でも、ベースパンド受信信号の一部がまだ残っているため、これを捨てずに次の合成コードの切片との相関処理に用いることができる。その結果、ロングコードのサーチ速度を高速化することができる。スライディング相関器を用いる場合は、前回相関に使われた受信信号は次回相関の直前に捨てられる。

【0018】請求項2に記載の発明においては、各セルに固有のロングコードと各通信チャネルに対応したショートコードとからなり、制御チャネルに前記各セルに共通の特定のショートコードが割り当てられた拡散符号系列を用いるDS-CDMA基地局間非同期セルラ方式用受信機であって、前記各セルに固有のロングコードと前記特定のショートコードとからなる各合成コードの切片

6

であって、切り取られる区間を各合成コードごとに前記 切片のチップ数よりも少ない所定チップずつずらせた各 切片を出力する拡散符号生成手段と、該拡散符号生成手 段の出力と受信信号との相関をとるマッチドフィルタ と、前記特定のショートコードと前記受信信号との相関 に基づいて当該基地局からのロングコード同期タイミン グを判定するロングコード同期タイミング判定手段と、 前記ロングコード同期タイミングに基づいて、前記拡散 符号生成手段から前記各切片の1つを前記マッチドフィ 10 ルタにロードさせ、その後、前記受信信号が前記所定チ ップ数だけ前記マッチドフィルタに新たに入力されるご とに前記各切片を順次取り替えてロードさせるととも に、前記マッチドフィルタの出力信号の電力の大きさに 基づいて当該基地局からのロングコードを同定するロン グコード同定手段を有するものである。したがって、請 求項1に記載の発明と同様に、ロングコードのサーチ速 度を高速化することができる。

【0019】請求項3に記載の発明においては、請求項2に記載のDS-CDMA基地局間非同期セルラ方式用 20 受信機において、前記拡散符号生成手段は、さらに前記特定のショートコードを出力するものであり、前記ロングコード同期タイミング判定手段は、前記拡散符号生成手段から前記特定のショートコードを前記マッチドフィルタにロードさせるとともに、前記マッチドフィルタにロードさせるとともに、前記マッチドフィルタの出力信号の電力の大きさに基づいて当該基地局からのロングコード同期タイミングを判定するものである。したがって、ロングコード同期タイミングを容易に判定することができるとともに、ロングコード同期タイミングの判定とロングコードの同定をマッチドフィルタを用いて 30 行うことができる。

【0020】請求項4に記載の発明においては、請求項2または3に記載のDS-CDMA基地局間非同期セルラ方式用受信機において、前記マッチドフィルタは、複数のサンプルホールド回路と、前記各サンプルホールド回路の出力を前記拡散符号系生成段の出力の対応するピットの値に応じて第1あるいは第2の出力端子に出力する複数の乗算部と、前記各乗算部の第1の出力端子の出力を加算する第1のアナログ加算回路と、前記各乗算部の第2の出力端子の出力を加算する第2のアナログ加算回路の出力と前記第2のアナログ加算回路の出力との減算を行う第3のアナログ加算回路の出力との減算を行う第3のアナログ加算回路を有するものである。上述したマッチドフィルタは消費電力が小さいため、受信機の消費電力を軽減することができる。

## [0021]

【発明の実施の形態】図1は、本発明のDS-CDMA 基地局間非同期セルラ方式用受信機の実施の一形態を示 すプロック図である。図中、1はマッチドフィルタ、2 は拡散符号生成部、3は信号電力計算部、4はロングコ 50 ード同期タイミング判定部、5はしきい値計算部、6は

ロングコード同定部である。従来技術と同様に、各基地局は、各々の制御チャンネルにおいて、各々の決まったタイミングで開始するロングコード周期で1情報シンボル長のロングコードをマスクし、各基地局共通のショートコード#0のみで拡散したシンボルを送信する。

【0022】この実施の形態においては、説明を簡単にするため、図示しない基地局送信機では送信データをバイナリ拡散符号で拡散した送信信号をBPSK(Binary PSK)変調して送出し、移動機の受信部では、BPSK復調の後、前記拡散符号で逆拡散をするものとして説明する。

【0023】基地局からのスペクトラム拡散された送信信号は、受信アンテナから高周波受信部に入力され、中間周波数信号に変換された後、中間周波数発振器の出力と乗算されローパスフィルタを通してベースバンド受信信号となる。ベースバンド受信信号は、マッチドフィルタ1に入力され、拡散符号生成部2からの拡散符号と相関がとられる。信号電力計算部3は、マッチドフィルタ1の相関値出力の電力を計算し、ロングコード同期タイミング判定部4、しきい値計算部5、ロングコード同定 20 部6に出力する。

【0024】拡散符号生成部2は、ロングコード同期タイミング判定部4およびロングコード同定部6により制御される。拡散符号生成部2は、最初、初期セルサーチ時において、各基地局の制御チャネルに共通のショートコード#0を出力する。ロングコード同期タイミングが判定された後は、各基地局に固有の各ロングコード#iとショートコード#0との合成コードである拡散符号系列の一部であるNチップの各切片を順次取り替えながら出力する。

【0025】また、ハンドオーバする前の周辺サーチにおいては、上述した初期セルサーチ時と同様に、各基地局の制御チャネルに共通のショートコード#0を出力する。ハンドオーバ先の基地局のロングコード同期タイミングが判定された後は、現在属している基地局の制御チャネルから受け取った周辺セルのロングコードの情報に基づいて、サーチすべき複数のロングコード#iとショートコード#0の合成コードの部分的なNチップの各切片を、順次取り替えながら出力する。

【0026】ロングコード同期タイミング判定部4は、初期セルサーチの場合、拡散符号生成部2からショートコード#0をマッチドフィルタ1にロードさせるとともに、最大の相関値の平均電力(Rロングコード周期にわたって平均化された電力値)が出力される時点のタイミングを選び出し、このタイミングをロングコード同期タイミングとして、拡散符号生成部2およびしきい値計算部5に出力する。しきい値計算部5は、ロングコード同期タイミング時の最大の相関値の電力に基づいてロングコード同定部6に出力するしきい値を計算する。また、ハンドオーバする前の周辺セルサーチの場合には、同様

8

に拡散符号生成部2からショートコード#0をマッチドフィルタ1にロードさせるとともに、現在通信中の基地局を除いた最大の相関値の平均電力が出力される時点のタイミングを選び出し、このタイミングをハンドオーバ先の基地局のロングコード同期タイミングとして拡散符号生成部2等に出力し、拡散符号生成部2は、各切片の第1番目のものをマッチドフィルタ1にロードさせる。

【0027】ロングコード同定部6は、ロングコード同期タイミング検出後、各切片を取り替えて順次ロードさ10 せるとともに、信号電力計算部3の出力を所定のしきい値と比較する。このしきい値を超えていれば、このとき拡散符号生成部2にロードしている合成コードに対応したロングコードのコード番号を、受信すべき基地局のロングコードであると同定する。

【0028】マッチドフィルタ1の出力および信号電力 計算部3の出力は、図示しない受信データ処理部に必要 に応じて出力される。例えば、マッチドフィルタ1の出 力をレーク合成回路に出力したり、信号電力計算部3の 出力をマルチパス検出器に出力してパスダイバーシティ 受信を行うことができる。

【0029】図2は、図1におけるマッチドフィルタの一例の説明図である。図2(A)はマッチドフィルタの概念図、図2(B)はマッチドフィルタの係数入力端子に入力される合成コードの切片の説明図である。図2(A)中、11はシフトレジスタ、12は乗算部、13は加算器、A~Zは、係数入力端子である。この概念図では、ベースバンド受信信号は、正負の極性付きで入力され、各合成コードの切片は、1または-1の値をとる符号列であるとする。図2(B)に示した符号列の上に30 付したA、B・・・Zの記号は、各符号が、それぞれ図2(A)に示した係数入力端子A、B~Zに入力されるものであることを表わしている。なお、図2のMは自然

【0030】図2(A)に示すように、マッチドフィルタ1は、上述した合成コードの切片のチップ数に等しい段数のシフトレジスタ11、各レジスタ段のタップ出力と係数入力とを乗算する乗算部12、乗算部12の全ての出力を加算する加算器13を備えている。シフトレジスタ11の部分は、実際にはCCD(ChargeCoupled Device)やSAW(SurfaceAcousticWave)フィルタなどのアナログ素子、あるいは、デジタルIC回路などのディジタル素子により構成される。また、後述するようなアナログ演算回路により構成された、低消費電力のマッチドフィルタを使用することもできる。

数を表している。

【0031】いずれの場合でも、マッチドフィルタ1に 対する電源電圧の供給を制御することより、マッチドフィルタ1は、待ち受け時に所定の時間間隔をもって相関 値のピークを検出することが可能な時間だけ駆動される 50 ようにすることができる。これにより、同期捕捉のため に消費電力の大きいマッチドフィルタを使用しても、その動作は間欠的に行なわれるため、全体としての消費電力を少なく抑えることが可能となる。

【0032】図3は、図1に示した実施の一形態における初期セルサーチの動作を説明するためのフローチャートである。図1に示したブロック図、図2に示したマッチドフィルタの概念図および合成コードの切片の説明図を併用して説明する。

【0033】S21においては、拡散符号生成部2がマ ッチドフィルタ1にショートコード#0をロードする。 S22においては、マッチドフィルタ1によりベースパ ンド受信信号とショートコード#0の相関をとり、信号 電力計算部3によりマッチドフィルタ1の出力の電力を 計算してロングコード同期タイミング判定部4に出力す る。S23においては、ロングコード同期タイミング判 定部4により、この電力があるしきい値を超えた値と対 応する時刻とを記憶する。なお、このしきい値は、これ までに信号電力計算部3から出力された電力の平均値レ ベルに決めるなどして、ベースバンド受信信号に対して ドの複数の周期にわたって行い、記憶した値を対応する 時刻ごとに平均化してから相互に比較し、平均化の後 に、最大の相関ピーク値の電力となるときのタイミング を選び出し、これをロングコード同期タイミングとし て、拡散符号生成部2等に出力する。

【0034】S24においては、ロングコード同期タイミング判定部4がコード番号iの値を1に初期設定し、S25においては、拡散符号生成部2がロングコード#1とショートコード#0との合成コード#1の一部であって、所定チップ長の切片、例えば128チップをロードする。最初は、図2(B)に示したように、PN(1)₁₂₈, PN(1)₁₂₇, ・・・・, PN(1)₁が、図2(A)に示した係数入力端子A~Zに入力さ

れる。

【0035】S26においては、マッチドフィルタ1によりベースバンド受信信号と上述した合成コード#1の切片との相関、すなわち、合成コード#1との部分相関をとり、ロングコード同定部6により相関出力の電力がしきい値を超えたか否かを判定する。具体的には、ロングコード同期タイミングの時点で、ベースバンド受信信号と合成コード#1の切片との相関をとり、信号電力計算部3の出力がしきい値計算部5で計算された所定のしきい値を超えていればS27に処理を進め、超えていなければ、S28に処理を進める。

【0036】なお、しきい値計算部5は、ロングコード 同期タイミング時の最大の相関ピーク値の電力の所定比 率となるレベル、あるいは、現時点までの信号電力計算 部3の出力電力の平均値レベルを出力するなどして、し きい値をベースバンド受信信号に対して適応制御させる ことができる。

【0037】 S27においては、このときのロングコード#iを所望の基地局のロングコードであると決定してセルサーチを終了する。S28においては、このときのロングコード#iが最後のロングコードであるか否かを判定し、最後のロングコードであればS21に処理を戻し、再度ロングコード同期タイミングの判定からやり直し、最後のロングコードでなければ、S29に処理を進める。このDS-CDMA基地局間非同期セルラ方式で使用しているロングコードの最後のものは、例えば、ロングコード#512であるとする。

【0038】S29においては、合成コード#iのiの値を1だけ進める。例えば、i=1であった場合にはi=2として、S25に処理を戻す。S25においては、拡散符号生成部2がロングコード#2とショートコード#0からなる合成コード#2の切片をマッチドフィルタ1にロードする。

【0039】この合成コード#2の切片は、単純には、合成コード#1の切片の場合と同様に、PN

> (A) に示したシフトレジスタ11に入力され、シフト 30 されている。

【0040】したがって、相関をとるべき次の合成コード#2の切片は、ベースバンド受信信号のシフトに対応させる必要があり、図2(B)に示すように、PN

(2)  $_{M+128}$ , PN (2)  $_{M+127}$ , · · · · , PN

(2) M+1 として、図2(A)に示した係数入力端子A ~ Zに入力される。引き続くS26~S29では、合成コード#2の切片を用いて、合成コード#1の切片の場合と同様の処理を行う。なお、Mの値は、理論的にはM = 1としてもよいが、チップ同期の精度、相関ピークの 変動等を考慮した場合、余裕を持たせたM=4が妥当である。Mの値は、ショートコードのチップ数に比べて小さな値でよい。

【0041】以後も同様の処理を行うが、S27に進むことなく、S25において、最後のロングコード#512に対応する合成コード#512の切片をロードして部分相関をとる場合には、この切片は、図2(B)に示したように、PN(512)511M+127,・・・・、PN(512)511M+127,・・・・・、PN(512)511M+1となる。これらの合成コード#iの切片は、毎回生成してもよいが、あらかじめ合成しておいて、ロングコード同定部6

内のメモリなどに記憶しておき、必要なときに随時読み 出すようにすることができる。

【0042】図4は、本発明の実施の形態において、ベースバンド受信信号と、これと相関処理される各合成コードの切片との対応関係を説明するための説明図である。マッチドフィルタ1において、ロングコード同期タイミングで、ベースバンド受信信号は、合成コード#1の1番目のチップから128番目のチップまでの切片と相関がとられる。このとき、ベースバンド受信信号の一番古いチップを第1番目のチップと定め、この第1番目のチップを基準にベースバンド受信信号のチップの位置を指示して説明する。図では、括弧を付してベースバンド受信信号のチップの位置を指示している。

【0043】次にベースバンド受信信号が新たにMチップ入力され、M回シフトしたタイミングでは、ベースバンド受信信号のM+1番目~M+128番目のチップが、合成コード#2のM+1番目~M+128番目のチップの切片と相関がとられる。次にベースバンド受信信号が新たにMチップ入力され、M回シフトしたタイミングで、ベースバンド受信信号の2M+1番目~2M+128番目のチップが、合成コード#2の2M+1番目~2M+128番目のチップの切片と相関がとられる。

【0044】以後同様な相関処理がマッチドフィルタ1において行なわれるが、最後の合成コード#512の切片とベースバンド受信信号との相関がとられる場合には、ベースバンド受信信号の511M+1番目~511M+128番目のチップが、合成コード#512の511M+1番目~511M+128番目のチップの切片と相関がとられる。

【0045】上述したように、各合成コード#iの切片は、相関がとられるベースバンド受信信号の新たな入力に対応して、切り取られる区間を所定のMチップずつずらせたものである。各切片とベースバンド受信信号との相関検出は、ロングコード同期タイミングから開始し、ベースバンド受信信号が新たにMチップずつマッチドフィルタ1に入力されるごとに各切片を順次取り替えて行っている。

【0046】上述した処理手順により、非常に高速に初期セルサーチができる。例えば、切片のチップ数Nを128チップ(1シンボル)とし、Mの値を4、ロングコードの総数を512とした場合、最長でも、128+(512-1)×4=2172チップの時間で全てのロングコードに対して1回サーチできる。

【0047】図5は、相関器を用いた従来技術において、ベースバンド受信信号と、これと相関処理される合成コードとの対応関係を説明するための説明図である。 従来技術の説明で引用した文献に記載された従来技術は、相関器を用いるものであるが、ロングコードの同定のために相関をとる区間を本発明の具体例と同じ条件とし、1シンボル128チップとする。 12

【0048】ロングコード同期タイミングの時点で、ベースバンド受信信号の1番目のチップから128番目のチップは、合成コード#1の1番目のチップから128番目のチップまでの切片と相関がとられる。引き続き、ベースバンド受信信号の128+1番目~128×2番目のチップが、合成コード#2の128+1番目~128×2番目のチップと相関がとられる。次にベースバンド受信信号の128×2+1番目~128×3番目のチップが、合成コード#3の128×2+1番目~128×3番目のチップが、合成コード#3の128×2+1番目~128×3番目のチップと相関がとられる。

【0049】相関器を用いる場合には、ベースパンド受信信号と1つの合成コードとの相関処理が終了した時点では、それまでのベースパンド受信信号が残っていない。これに対して、上述した本発明の実施の形態によれば、ベースパンド受信信号と1つの合成コードの切片との相関処理が終了した時点でも、ベースパンド受信信号の一部がまだマッチドフィルタ内に残っているため、これを捨てずに次の合成コードの切片との相関処理に用いることができる。その結果、マッチドフィルタを用いる20 本発明の具体例では、サーチ速度が、N/M倍、N=128, M=4としたときには、128/4=32倍と高速化される。

【0050】ハンドオーバする前の周辺セルサーチ時においても、ロングコード同期タイミング判定後、制御チャネルからもらった周辺セルのロングコードの情報に基づいて、サーチすべきロングコードとショートコード#0の合成コードの切片を順番にマッチドフィルタに入力し、上述した初期セルサーチの場合と同様にしきい値を超えたロングコードを探し出すことができる。サーチ速30度は、同様に、従来技術に比べて、N/M=128/4=32倍となる。

【0051】なお、上述した説明では、マッチドフィルタを1つしか用いていないが、マッチドフィルタを複数個、例えば2個用いて、同時に異なるロングコードの相関検出を同時並行して行うようにすれば、さらにサーチ速度を早めることができる。

【0052】上述した本発明の実施の形態においては、ベースパンド受信信号と1つの合成コードの切片との相関処理は、毎回1度しか行っていない。しかし、先に検40 出したロングコード同期タイミングが、マルチパス等の影響で真のロングコード同期タイミングから若干ずれていれば、合成コードの切片とベースパンド受信信号の相関をとる時点が真のロングコード同期タイミングからずれてしまい、このような場合には、ロングコードの同定ができなくなるおそれがある。

【0053】そこで、このような場合を考慮して、ベースバンド受信信号と1つの合成コードとの相関処理を、毎回、相対的なタイミングを数チップの範囲内でずらせて複数回行うようにする。このような複数回の相関処理で得た電力値の中から最も大きな相関ピーク電力が得ら

部33-1~33-6は、基準電圧34から基準電圧が 入力されている。

れた時点を真のロングコード同期タイミングであるとするとともに、このときに用いた合成コードのコード番号から所望のロングコードを同定することができる。

【0054】再び図3を用いて具体的に説明する。S26において、ロングコード同期タイミングでベースバンド受信信号と合成コードの切片との相関をとった後、引き続き、ベースバンド受信信号が新たにマッチドフィルタ1に入力される間においても、1チップ入力されるごとに、信号電力計算部3の出力を連続的に記憶して、複数個記憶された電力値同士を互いに比較して、その中から最大の電力値を選び、この最大の電力値と対応するコード番号を残す。残された最大電力値をしきい値計算部5で計算された所定のしきい値と比較し、残された最大の電力値が、このしきい値を超えていればS27に処理を進め、超えていなければ、S28に処理を進める。

【0055】S28, S29, S25を経て再びS26 Sインバータのステップに戻った時点では、ベースバンド受信信号と次の合成コードの切片との相関が検出されるが、上述したように、この時点は、ベースバンド受信信号が新たにマッチドフィルタ1にMチップ入力された後になる。したがって、信号電力計算部3の出力を連続的に記憶するに改定することができる。逆に、連続的に記憶するチップ数に応じてMの値を決めてもよい。

【0056】図6は、図1におけるマッチドフィルタの 一例の構成図である。このマッチドフィルタは消費電力 が小さいため、本発明を適用した移動機の消費電力を一 層軽減することができる。図7は、図6における反転増 幅器、乗算部、基準電圧発生部の構成を示す回路図であ り、図7 (a) は反転増幅器、図7 (b) は乗算部、図 7 (c) は基準電圧発生部である。図8は、反転増幅器 にキャパシタンスを介して入力電圧を印加するアナログ 演算回路を説明するための回路図である。 図中、31-1~31-6はサンプルホールド回路、32は制御部、 33-1~33-6は乗算部、34は基準電圧発生回 路、35は拡散符号生成部、36~41は加算器、51 はスイッチ、52~55はCMOSインバータ回路、5 6, 57はCMOSトランスミッションゲートである。 【0057】図を簡略にするために、拡散符号系列が6 ビットからなるものとし、6段の遅延段を有するものと して記載してあるが、実際に使用される拡散符号系列は これよりもかなり長い符号系列が使用されるから、それ に対応する数の段数を設ける。

【0058】ベースパンド受信信号は、サンプリングタイミングを制御する制御部32により、サンプルホールド回路31-1~31-6の1つに分配されて順次入力される。サンプルホールド回路31-1~31-6の各出力は、乗算部33-1~33-6において、拡散符号系列を生成する拡散符号生成部35の出力と乗算され、加算器36~41で加算されて相関値を出力する。乗算 50

【0059】サンプルホールド回路31-1~31-6は、制御部32により制御されるアナログスイッチ、キャパシタンスC1および反転増幅器Ampから構成されている。加算器36~41は複数の入力端子に接続されたキャパシタンスと反転増幅器Ampとから構成されている。このように、このマッチドフィルタにおいては、サンプルホールド回路および加算器において、入力側に接続されたキャパシタンスと反転増幅器からなるアナログ演算回路(ニューロオペアンプ)を用いる。

【0060】図7(a)に示す反転増幅器において、スイッチ51は、電源Vddと反転増幅器Ampとの間に直列に接続され、図示しない電源制御部により制御されて必要時にのみ反転増幅器Ampを動作させる。CMOSインバータ回路52~54は縦属接続され、入力端子ViはCMOSインバータ回路52の入力部であり、出力端子VoはCMOSインバータ回路54の出力部である。両端子の間には帰還用のキャパシタンスCfが設けられている。

【0061】この反転増幅器Ampは、CMOSインバータの出力がハイレベルからローレベルあるいはローレベルからハイレベルでであり、奇数段、例えば図示するように3段のCMOSインバータにより構成される。なお、CMOSインバータ回路53,54の段間で電源電圧を分圧している抵抗R1,R2は、増幅器のゲインを制御するために設けられ、また、出力端子Voとアース間のキャパシタンスCgは位相調整のために設けられており、いずれも、反転増幅器Ampの発振を防止するためのものである。

【0062】図8を参照して、この反転増幅器Ampにキャパシタンスを介して入力電圧を印加するアナログ演算回路の動作を説明する。入力電圧V1、V2は、それぞれキャパシタンスC1およびC2を介して図7(a)に示した反転増幅器Ampに印加される。反転増幅器Ampの電圧増幅率は非常に大きいため、この反転増幅器Ampの入力側のB点における電圧はほぼ一定の値となり、このB点の電圧をVbとする。このとき、B点は、キャパシタンスC1、C2、CfおよびCMOSインバ

7 キャパシタンスC1, C2, CfおよびCMOSインバータ52を構成するトランジスタのゲートに接続された点であり、いずれの電源からもフローティング状態にある。

【0063】したがって、初期状態において、各キャパシタンスC1、C2、Cfに蓄積されている電荷が0であるとすると、入力電圧V1およびV2が印加された後においても、このB点を基準としてみたときの各キャパシタンスに蓄積される電荷の総量は0となる。これにより、次の電荷保存式が成立する。

 $0 \quad [0064] C1 (V1-Vb) + C2 (V2-Vb)$ 

+Cf(Vout-Vb)=0

ここで、各入力電圧V1およびV2をB点の電圧Vbを 基準とする電圧に置き換え、V(1)=V1-Vb, V (2) = V 2 - V b, V' ou t = V ou  $t - V b \ge t$ ると、次式を導くことができる。

 $V' \circ u t = - \{ (C 1/C f) V (1) + (C 2/C f) \}$ f) V (2) }

すなわち、アナログ演算回路(ニューロオペアンプ)か らは、Vbを基準とした大きさが各入力電圧V(i)に 入力キャパシタンスCiとフィードバックキャパシタン スCfとの比である係数(Ci/Cf)を乗算した値の 和で、極性が反転された出力電圧V'outが出力され ることとなる。

【0065】図6に戻り、サンプルホールド回路31-1~31-6について説明する。サンルホールド回路3 1-1~31-6においては、図8に示したアナログ演 算回路 (ニューロオペアンプ) において、入力端子が1 つの場合に相当し、入力キャパシタンスC1の値とフィ ードパックキャパシタンスCfの値とを等しくすれば、 わち、制御部32により入力スイッチが開放された時点 におけるベースバンド受信信号の電圧が極性反転されて 出力される。

【0066】制御部32は、各サンプルホールド回路3 1-1~31-6に対し順次制御信号を印加して、各サ ンプルホールド回路31-1~31-6に設けられてい るアナログスイッチを一旦閉成し、拡散変調信号の各チ ップに対応するタイミングで各サンプルホールド回路3 1-1~31-6のスイッチを順次開放して入力電圧を 取り込むように制御する。これにより、各サンプルホー ルド回路31-1~31-6には、拡散符号系列の1周 期分の受信信号が取り込まれ、その極性の反転した受信 信号が出力される。各サンプルホールド回路31-1~ 31-6からの出力は、それぞれ乗算部33-1~33 -6に入力される。乗算部33-1~33-6は、同一 構成の2個のマルチプレクサ回路MUX1, MUX2に より構成されている。

【0067】図7(b)に示したマルチプレクサ回路に おいて、制御信号入力端子Siが「1」 (ハイレベル) のときには、トランスミッションゲート56が導通、5 7が非導通となり、第1の入力端子 In 1からの入力信 号が出力端子Outに出力され、制御信号入力端子Si が「0」 (ローレベル) のときには、トランスミッショ ンゲート56が非導通、57が導通となり、第2の入力 端子In2からの入力信号が出力端子Outに出力され

【0068】図6に戻り、乗算部33-1~33-6に ついて説明する。乗算部33-iの第1のマルチプレク サ回路MUX1の第1の入力端子In1には、対応する サンプルホールド回路31-iからの出力電圧Viが、

16

第2の入力端子 In 2には基準電圧発生回路 34から入 力される基準電圧Vrが印加される。一方、第2のマル チプレクサ回路MUX2の各入力端子InlおよびIn 2は、第1のマルチプレクサ回路MUX1とは入力の接 続関係を逆にしている。すなわち、第1の入力端子 I n 1には基準電圧Vェが、第2の入力端子In2にはサン プルホールド回路31-iの出力電圧Viが印加され

【0069】また、制御信号入力端子Siには拡散符号 生成部35から出力される拡散符号系列のうち、このマ ルチプレクサ回路MUXが含まれている乗算部33-i に対応するビットのデータが入力される。第1のマルチ プレクサ回路MUX1の出力が乗算部73ーiのH出力 となり、第2のマルチプレクサ回路MUX2の出力が乗 算部73-iのL出力となる。

【0070】したがって、制御信号入力端子Siに印加 される拡散符号の対応するビットの値が「1」のとき は、MUX1は、サンプルホールド回路31-iからの 入力電圧を出力し、MUX2は、基準電圧発生回路34 出力電圧は、上述した式により-V(1)となる。すな 20 からの基準電圧Vrを出力する。一方、拡散符号の対応 するビットが「O」のときは、MUX1は、基準電圧発 生回路34からの基準電圧Vrを出力し、MUX2は対 応するサンプルホールド回路31-iからの入力電圧を 出力する。

> 【0071】図7(c)に示した基準電圧発生回路Vr efにおいて、スイッチ51は、電源Vddと基準電圧 発生回路Vrefとの間に直列に接続され、図示しない 電源制御部により制御されて、必要時にのみ基準電圧発 生回路Vrefを動作させる。CMOSインバータ回路 52~54は、図7における従属接続されたCMOSイ ンバータ回路と同じものであるが、回路記号は簡略化し て記載している。出力端子VrはCMOSインパータ回 路54の出力部であり、CMOSインバータ回路52の 入力部と出力端子Vrとは直結されている。なお、図7 に示した反転増幅器Ampと同様に、ゲイン制御用の抵 抗R1, R2、位相調整用のキャパシタンスCgが設け られている。

【0072】この基準電圧発生回路Vrefは、その入 出力電圧が等しくなる安定点に出力電圧が収束するもの 40 であり、各CMOSインバータ52~54の閾値の設定 等により所望の基準電圧Vrを生成することができる。 ここでは、ダイナミックレンジを大きくすることができ るように、基準電圧Vr=電源電圧Vdd/2=Vbと されている。したがって、乗算部33-1~33-6の H出力, L出力から基準電圧Vrが出力されている場合 には、上述したV'outの式からベースパンド受信信 号は0となる。

【0073】乗算部33-1~33-3におけるMUX 1からの出力(H出力)は、加算器36に入力される。 50 加算器36において、各乗算部33-1~33-3から

の入力電圧にそれぞれ対応する入力キャパシタンスC 2, C 3, C 4の大きさは、フィードバックキャパシタンスC f の 1 / 3の大きさとしているため、上述した V'outの式から、各乗算部 3 3 - 1 ~ 3 3 - 3 の出力電圧の和の 1 / 3の大きさを有する電圧が出力される。なお、この出力電圧の極性は、このマッチドフィルタの入力であるベースバンド受信信号の電圧と同一の極性である。乗算部 3 3 - 4 ~ 3 3 - 6 の H 出力は、加算器 3 8 に入力されており、上述した場合と同様にして、それらの和の大きさを有する電圧が出力される。この電圧の極性もベースバンド受信信号の電圧と同一の極性である。

【0074】加算器36,38の出力は、加算器40に入力される。この加算器40における入力キャパシタンスC5,C6の値は、ともにフィードバックキャパシタンスCfの値の1/2としており、加算器40からは、加算器36の出力の1/2の大きさの電圧と加算器38の出力の1/2の大きさの電圧の和の電圧が出力される。この電圧はベースバンド受信信号の電圧とは逆の極性を有している。一方、乗算部33-1~33-3におけるMUX2の出力(L出力)は、加算器37に入力され、これらの和の大きさを有する電圧が出力される。また、乗算部33-4~33-6のL出力は、加算器39に入力され、それらの和の大きさを有する電圧が出力される。いずれも、ベースバンド受信信号の電圧と同一の極性を有する電圧が出力される。

【0075】加算器40,37,39の出力は加算器4 1に入力される。この加算器41における加算器40か らの入力に対応する入力キャパシタンスC7の大きさ は、フィードバックキャパシタンスCfの大きさと等し くされ、また、加算器37および39からの入力に対応 する入力キャパシタンスC8およびC9の大きさは、C fの値の1/2とされているため、この加算器41から は、加算器40の出力電圧、加算器37の出力電圧の1 /2の電圧,加算器39の出力電圧の1/2の電圧の和 の電圧に対応する電圧が出力されることとなる。したが って、この加算器41からは、拡散符号生成部35から 出力される拡散符号系列における「1」が供給される乗 算部33-iに接続されたサンプルホールド回路31iの出力の和と、拡散符号系列における「O」が供給さ れる乗算部33-iに接続されたサンプルホールド回路 31-iの出力の和、との差の電圧、すなわちベースパ ンド受信信号と拡散符号系列との相関値が出力されるこ ととなる。

【0076】なお、加算器40において入力電圧の和の 1/2の電圧が出力されるようにし、加算器41におい て加算器37および39からの出力電圧の1/2の電圧 が加算されるようにしているのは、最大電圧が電源電圧 を超えることがないようにするためである。

【0077】加算器41から相関値が出力された後、ベ 50 用しているのに対して、本発明では共通なマッチドフィ

ースバンド受信信号の次のタイミングで新たに入力され るチップを、サンプルホールド回路31-1~31-6 の中でベースパンド受信信号の最も古いチップがサンプ ルホールドされていたサンプルホールド回路に入力す る。これと同期して、拡散符号生成部35は、出力して いた拡散符号系列を1チップだけ循環シフトさせて出力 する。上述した演算処理と同様の処理を行ない、上述し た次のタイミングのベースバンド受信信号に対する同じ 拡散符号系列との相関値を得る。一旦サンプルホールド されたベースバンド受信信号を次段のサンプルホールド 回路にシフトさせる処理を行う必要がないため、それに よる誤差の発生を防止することができる。このマッチド フィルタは、このようにしてベースバンド受信信号のサ ンプルホールド回路31-1~31-6への分配と拡散 符号系列のシフトを順次行うことにより、相関演算処理 を行うことができる。

【0078】このマッチドフィルタによれば、演算処理が容量結合によるアナログ処理により実行されるため、 回路規模がデジタル処理の場合に比べて大幅に減縮することができ、また、並列演算であるために高速に処理を 実行することができる。さらに、各回路における入出力 は全て電圧信号であるため、非常に低消費電力のものと することができる。

【0079】なお、上述した説明では、基地局送信機においては、送信データをバイナリ符号で拡散変調した送信信号をBPSK変調して送出し、移動機の受信部では、BPSK復調の後、バイナリ符号で逆拡散をする場合を例示した。しかし、フェージングなどによる位相変化を補償するために、受信部で、PSK復調の後I,Qチャネル別にそれぞれを同一のバイナリ符号で逆拡散符号化の変調形式は、特に限定されるものでなく、異なる変調方式の組み合わせも自由であり、基本的に同様な構成で実現することができる。例えば、送信データを複素数符号系列で拡散変調した送信信号をQPSKあるいはQAM変調して送出してもよい。

#### [0080]

40

【発明の効果】以上の説明から明らかなように、本発明によれば、初期セルサーチ時に、ロングコード同期タイミングに基づいてマッチドフィルタでロングコードの同定を行なっているので、高速に初期同期を行うことができる。また、周辺セルサーチ時にも、同様に、ハンドオーバ先のロングコード同期タイミングに基づいてマッチドフィルタでハンドオーバ先のロングコードの同定を行なっているので高速に初期同期を行うことができる。ちにまた、アナログ演算回路(ニューロオペアンプ)によるマッチドフィルタを使用することにより、低消費電力の受信機を提供することが可能となる。なお、従来の2段階のセルサーチ法がマッチドフィルタと相関器を併

ルタのみを使用するため、回路規模が小さく、システム 構成が容易になる。

## 【図面の簡単な説明】

【図1】本発明のDS-CDMA基地局間非同期セルラ 方式用受信機の実施の一形態の構成を示すブロック図で ある。

【図2】図1におけるマッチドフィルタの一例の説明図 である。図2(A)はマッチドフィルタの概念図、図2 (B) はマッチドフィルタの係数入力端子に入力される 合成コードの説明図である。

【図3】図1に示した実施の一形態における初期セルサ ーチの動作を説明するためのフローチャートである。

【図4】本発明の実施の形態において、ベースパンド受 信信号と、これと相関処理される各合成コードの切片と の対応関係を説明するための説明図である。

【図5】相関器を用いた従来技術において、ベースバン ド受信信号と、これと相関処理される合成コードとの対 応関係を説明するための説明図である。

【図6】図1におけるマッチドフィルタの一例の構成図 である。

【図7】図6における反転増幅器、乗算部、基準電圧発 生部の構成を示す回路図であり、図7(a)は反転増幅 器、図7 (b) は乗算部、図7 (c) は基準電圧発生部 である。

【図8】反転増幅器にキャパシタンスを介して入力電圧 を印加するアナログ演算回路を説明するための回路図で ある。

【図9】セルの構成図である。


【図10】従来の2段階高速初期同期法を説明するため のタイミング図である。

#### 【符号の説明】

(11)


- 1 マッチドフィルタ
- 2, 35 拡散符号生成部
- 10 3 信号電力計算部
  - 4 ロングコード同期タイミング判定部
  - 5 しきい値計算部
  - 6 ロングコード同定部
  - 11 シフトレジスタ
  - 12, 33-1~33-6 乗算部
  - 13,36~41 加算器
  - 31-1~31-6 サンプルホールド回路
  - 32 制御部
  - 34 基準電圧発生回路
- 20 51 スイッチ
  - 52~55 CMOSインバータ回路
  - 56. 57 CMOSトランスミッションゲート
  - 61 移動機

## 【図1】



19






 A
 B
 Z

 合成コード#1の切片
 PN (1) 128
 PN (1) 127
 ・・・・・ PN (1) 1


 合成コード#2の切片
 PN (2) M+128
 PN (2) M+127
 ・・・・ PN (2) M+1

 合成コード#3の切片
 PN (3) 2M+126
 PN (3) 2M+127
 ・・・・ PN (3) 2M+1


(B)




【図3】




[図6]



【図7】





【図10】

